移动内存技术
Rambus 的移动内存 (Mobile Memory Initiative) 技术，计划为高带宽、低功耗的内存技术提供解决方案，能达到 4.3 Gbps 的数据传输率，功耗每秒3mW，提供设计人员透过单一移动DRAM装置，实现每秒超过17 Gigabytes的内存带宽。这些技术推动的内存架构将可符合新一代智能型手机、小笔电、便携式游戏机和便携式媒体产品等应用需求。
移动内存开发关键性的新特色如下：
● 极低摆幅差动信号 —结合差动架构中稳固的信号质量和创新的电路技术，大幅降低主动功率消耗；
● FlexClocking 架构 — 为一频率前送 (clock-forwarded) 和频率分配 (clock-distributed) 拓朴 ，可实现高速运作和简化的DRAM接口，以及
● 进阶电源状态管理 — 搭配 FlexClocking 架构，可提供省电模式之间的快速转换时间，并可在不同使用模式下达到电源效率最适化的目标。
主存储器技术
Rambus的主存储器技术(Main memory technologies)是为了DDR3技术之后的需求而设计，目标运用于2011年后的PC、服务器及笔记本电脑，针对运算领域中驱动效能需求的趋势如：多核心运算 (Multi-core computing)、CPU 与 GPU 结合、Throughput Computing、虚拟化 (Virtualization)，及集结以上技术为基础的云端运算 (Cloud Computing)而设计。该公司认为未来主存储器架构需求是per pin Data Rates达1600-3200Mbps，但Active Power(8 device UDIMM)小于7W，Idle Power小于0.8W(8 device UDIMM)，Module Bandwidth 12.8～25.6GB/s，每个处理器的最大记忆信道是3-6个，及Modules Per Channel >1。技术上的挑战则是Per Pin Data Rates、Module Active Power、Module Standby Idle Power及Modules Per Channel。
Rambus 的主存储器技术包括以下技术：
● 全差动内存架构 (FDMA)-业界首度透过频率、数据及指令/地址 (C/A) 的点对点差动信号处理提升信号完整性及效能。
● FlexLink C/A-减少接脚数并提高可扩充性。
● Enhanced FlexPhase-达到全世界最高的内存信号处理率，同时简化布线及电路板设计。
● Rambus 预估未来主存储器的技术发展将会朝向以下四个方向：
● 数据读取速率将可透过 FlexPhase 与 FlexClocking 双倍提升至 3200Mbps
● 透过Near Ground Signaling 降低 IO 功耗、FlexClocking 架构降低 待机频率功耗，及模块线程技术 (Module Threading) 降低 DRAM 核心存取功耗，整体内存系统功耗可因此减少高达 40%
● 内存效率经由模块线程技术可提升 50%
● 动态点对点 (DPP) 可提升容量 2～4 倍
XDR 与 XDR2内存架构
Rambus策略研发总监Michael Ching说明XDR 及XDR2的架构，及其优势：
电源效率：
● 功耗不到 GDDR5 控制器的1/3
● 同等功耗下可提供带宽达两倍
● 系统功耗较 GDDR5 减少 40%
效能与扩充性：
● XDR 效能为 3.2～7.2 Gbps
● XDR2 可弹性扩充至 10Gbps 以上
持续性的技术发展进程
● XIO 内存控制器的双型态 (bi-modal) 运作并可支持 XDR DRAM 及新一代 XDR2 DRAM
XDR内存架构结合了 Rambus Terabyte Bandwidth 部份的创新计划。
Rambus 的移动内存 (Mobile Memory Initiative) 技术，计划为高带宽、低功耗的内存技术提供解决方案，能达到 4.3 Gbps 的数据传输率，功耗每秒3mW，提供设计人员透过单一移动DRAM装置，实现每秒超过17 Gigabytes的内存带宽。这些技术推动的内存架构将可符合新一代智能型手机、小笔电、便携式游戏机和便携式媒体产品等应用需求。
移动内存开发关键性的新特色如下：
● 极低摆幅差动信号 —结合差动架构中稳固的信号质量和创新的电路技术，大幅降低主动功率消耗；
● FlexClocking 架构 — 为一频率前送 (clock-forwarded) 和频率分配 (clock-distributed) 拓朴 ，可实现高速运作和简化的DRAM接口，以及
● 进阶电源状态管理 — 搭配 FlexClocking 架构，可提供省电模式之间的快速转换时间，并可在不同使用模式下达到电源效率最适化的目标。
主存储器技术
Rambus的主存储器技术(Main memory technologies)是为了DDR3技术之后的需求而设计，目标运用于2011年后的PC、服务器及笔记本电脑，针对运算领域中驱动效能需求的趋势如：多核心运算 (Multi-core computing)、CPU 与 GPU 结合、Throughput Computing、虚拟化 (Virtualization)，及集结以上技术为基础的云端运算 (Cloud Computing)而设计。该公司认为未来主存储器架构需求是per pin Data Rates达1600-3200Mbps，但Active Power(8 device UDIMM)小于7W，Idle Power小于0.8W(8 device UDIMM)，Module Bandwidth 12.8～25.6GB/s，每个处理器的最大记忆信道是3-6个，及Modules Per Channel >1。技术上的挑战则是Per Pin Data Rates、Module Active Power、Module Standby Idle Power及Modules Per Channel。
Rambus 的主存储器技术包括以下技术：
● 全差动内存架构 (FDMA)-业界首度透过频率、数据及指令/地址 (C/A) 的点对点差动信号处理提升信号完整性及效能。
● FlexLink C/A-减少接脚数并提高可扩充性。
● Enhanced FlexPhase-达到全世界最高的内存信号处理率，同时简化布线及电路板设计。
● Rambus 预估未来主存储器的技术发展将会朝向以下四个方向：
● 数据读取速率将可透过 FlexPhase 与 FlexClocking 双倍提升至 3200Mbps
● 透过Near Ground Signaling 降低 IO 功耗、FlexClocking 架构降低 待机频率功耗，及模块线程技术 (Module Threading) 降低 DRAM 核心存取功耗，整体内存系统功耗可因此减少高达 40%
● 内存效率经由模块线程技术可提升 50%
● 动态点对点 (DPP) 可提升容量 2～4 倍
XDR 与 XDR2内存架构
Rambus策略研发总监Michael Ching说明XDR 及XDR2的架构，及其优势：
电源效率：
● 功耗不到 GDDR5 控制器的1/3
● 同等功耗下可提供带宽达两倍
● 系统功耗较 GDDR5 减少 40%
效能与扩充性：
● XDR 效能为 3.2～7.2 Gbps
● XDR2 可弹性扩充至 10Gbps 以上
持续性的技术发展进程
● XIO 内存控制器的双型态 (bi-modal) 运作并可支持 XDR DRAM 及新一代 XDR2 DRAM
XDR内存架构结合了 Rambus Terabyte Bandwidth 部份的创新计划。
