前言：
目前以DRAM及FLASH高居全球内存市场冠、亚军地位的排行榜，何时会出现变化？2008 VLSI研讨会邀请韩国三星院士Kinnam Kim 以“新世代内存的挑战与机会”发表演说。
Kinnam Kim表示，三星除了以新技术不断探索DRAM及FLASH极限外，也对新一代的内存接班人投入相当资源研发。他认为，相变化内存PRAM将先取代NOR FLASH，未来一旦在延长操作寿命及缩小尺寸面积上做出具体改善，就有机会进一步取代DRAM及NAND FLASH的市场。
工艺技术瓶颈
目前，DRAM的技术推进到60nm，NAND Flash的技术推进到50nm，预估未来在40mm及30nm时，必定遇到两大挑战。
挑战之一是，技术。对DRAM而言，为追求面积更小，将导致电容变小，而当电容变小时，却仍须保持信号正确，是技术一大挑战。对NAND FLASH而言，由于电荷存在缘层，漏电（leakage current）问题会导致资料漏失。
挑战之二是，经济效益。即使投下巨大投资在工艺设备及良率提升与改善，克服了技术的难题，得到了芯片面积缩小，晶粒多些的成果，但在量多价跌的经济效益前提下，更多的产量，并不保证能够带来等比例的经济回收。
堆栈式（Stack）技术胜出
DRAM追求面积更小，导致电容变小，为了保持信号正确，在制作技术上，衍生两大派别，分别是沟槽式（Trehch）及堆栈式（Stack），目前已经明显由堆栈式（Stack）技术胜出。三星采用堆栈式（Stack）技术，已经实践电容由2D变成3D，做到电容在25fF时，电信还能辨认。
NAND FLASH 在面积变小时，所导致的漏电现象会使得数据流失，三星花了很大的力气，在90nm工艺上，做出立体的晶体管，为此三星还特别将此创新的3D结构结构，命名为S-RACT。
此一堆栈式结构，三星从90nm开始试做，并已做出1Gb DRAM。预估目前已采60nm工艺的DRAM，将可透过此新3D结构，推进到50nm。至于未来进一步推进到40nm时，则要靠FinFET技术来抑制短通道效应（Short Channel Effect）。
DRAM追求1V以下电压
DRAM的功率消耗，是一大课题。为了降低操作功率，降低操作电压，成了必要的趋势。这个趋势从3.3V、2.5V、1.8V、一路降低到1.5V，未来，1V以下的操作电压，虽然技术上非常挑战，但并非不可能。
DRAM市场的经济面，每年DRAM消耗量，以位计算，需求年增长50％～70％，这个需求趋势，看来将持续下去。但相较于市场营收，每年却只增长10%。由于DRAM市场价格很难控制，导致DRAM未来投资趋向保守化。
DRAM为了摆脱这样的命运，必须开拓新兴的应用领域，目前包括在绘图芯片卡、消费电子及手机等，都有积极努力的尝试，但比起NAND FLASH快速增长的趋势，Kinnam Kim认为，并不足以乐观看待DRAM的未来。
NAND FLASH增长动能大
移动世代（Mobile Era）的各种新兴应用，导致NAND FLASH的市场增长率，以每年2倍的速度增长，而且此一增长趋势，随着NAND FLASH记忆容量太小的问题，如今已经大有突破，看来将持续下去。
一方面，NAND FLASH相较于其它的技术，其简易的结构，以及最小的位面积（cell size），可让内存容量增加得很快。此外，新技术的推出，让NAND FLASH可以做出3 bit / cell 结构，又进一步让容量增加得更快。
Kinnam Kim指出，预估在2010年以前，采40nm技术，容量达32Gb～64Gb的NAND FLASH，将可大量供应。
长远的挑战
对于NAND FLASH 往40nm以下，DRAM往50nm以下，在技术上，将有两大挑战。其一是黄光微影（Lithography）制程上，最小特征尺寸的挑战。其二则是组件性能的挑战。
所有半导体工艺设备中，以微影设备投资最巨，且技术也走在最前端。为了克服最小特征尺寸的挑战，三星自行研发的自我对准／重复曝光两次（SADP, Self Aligned Double Patterning）的技术，让原本用于40nm的微影设备，可延用到30nm。
其次，影响组件性能的一个例子是，在位变小时，由于间距缩短，操作电压信号的耦合（Coupling）现象，对邻近位容易造成纪录数据错误。对此，目前三星的解决之道是，电荷捕捉（Charge Trap）技术，应用于NAND FLASH内存非常有机会。
影响组件性能的第二个例子是，短通道效应（Short Channel Effect），对此三星则开发出专用之立体位晶体管（3D Cell Transistor）来改善短通道效应，三星还给予特别命名为HCFET（Hemi Cylindrical FET）。
Kinnam Kim点出，当NAND FLASH 缩至20nm时，最有可能的是利用堆栈技术，来舒缓因为位密度增加所给工艺带来的压力，特别是黄光微影制程。
Kinnam Kim相信，NAND FLASH很快走入3D FLASH世代。目前三星积极的研发动作，短期已经已经从50nm向前推进到30nm，并上探20nm一路走下去。
NAND FLASH 市场快速增长，数字相机的需求是很大的原动力。随着每年位数需求增长100%以上，NAND FLASH单位成本也随之下降，而这又进一步促成MP3、手机、PC及SSD等新应用。
最新趋势是，NAND FLASH应用于高可靠度的应用领域。过去，NAND FLASH大多应用于对读写千次就感到满意的应用。如今，进入到强调高可靠度的应用，应用于SSD就是此一趋势的最好说明。
NAND FLASH与硬盘，在大容量上的竞赛上，目前得依赖MLC（Multiple Level per Cell）技术，但此技术却会带来可靠度较差的缺点。如何在追求“高容量”与“高可靠度”上权衡或妥协，是目前NAND FLASH遇上的天人交战。
明日之星：PRAM
Kinnam Kim指出，所有非挥发性内存技术中，未来最有机会的是，PRAM。他举出支持这种说法的原因包括PRAM具备尺寸小、可微缩、随机读取速度快、操作寿命长等优点。
PRAM需要新的材料，利用硫族化合物（GeSbTe, 简称GST）在结晶态与非结晶态，两种阻值高、低不同的相变化（Phase Change），区分来当作0与1，进而做为内存用途。
如果要以“高速”内存来做比较，除了DRAM之外，在非挥发性内存中，唯一可以与PRAM相比的只有NOR FLASH。
韩国三星目前PRAM开发进度，已经发表的最新成果为采90nm制程的512Mb PRAM，样品已经完成，很快可以进入量产。而Intel目前对外公开的是128Mb样品，也计划在今年(2008)内量产。
交战始于：65nm
Kinnam Kim认为，PRAM推进到65nm及45nm的时候，将与NOR FLASH开始竞争。他还大胆预言，利用二极管结构开关（Diode Type Switch），PRAM可以达到小面积、通大电流的理想，他表示目前材料看来没有限制，将可以从目前的90nm一路为缩至30nm。而目前研究焦点在于，如何提升加热效率，而焦耳热效应（Joule Heating）就是一个重要的研究主题。
所有内存技术进入50nm之后，逐渐遇上组件物理机制的基础性极限。DRAM目前以60nm生产，未来在50nm将遇上大挑战，技术也越来越难。未来，DRAM市场是否保持增长，Kinnam Kim表示，目前看来并不明朗。唯一解决的办法就是，开拓新兴应用领域，让内存市场有新的增长动能。例如，需要大量数据运算及快速响应的影像实时辨识系统，就是一个例子。
Kinnam Kim指出，PRAM的第一步，将以取代NOR FLASH为目标。长远来看，PRAM若能改善延长操作寿命及缩小尺寸面积等问题，将更有机会进一步与DRAM及NAND FLASH竞争。
目前以DRAM及FLASH高居全球内存市场冠、亚军地位的排行榜，何时会出现变化？2008 VLSI研讨会邀请韩国三星院士Kinnam Kim 以“新世代内存的挑战与机会”发表演说。
Kinnam Kim表示，三星除了以新技术不断探索DRAM及FLASH极限外，也对新一代的内存接班人投入相当资源研发。他认为，相变化内存PRAM将先取代NOR FLASH，未来一旦在延长操作寿命及缩小尺寸面积上做出具体改善，就有机会进一步取代DRAM及NAND FLASH的市场。
工艺技术瓶颈
目前，DRAM的技术推进到60nm，NAND Flash的技术推进到50nm，预估未来在40mm及30nm时，必定遇到两大挑战。
挑战之一是，技术。对DRAM而言，为追求面积更小，将导致电容变小，而当电容变小时，却仍须保持信号正确，是技术一大挑战。对NAND FLASH而言，由于电荷存在缘层，漏电（leakage current）问题会导致资料漏失。
挑战之二是，经济效益。即使投下巨大投资在工艺设备及良率提升与改善，克服了技术的难题，得到了芯片面积缩小，晶粒多些的成果，但在量多价跌的经济效益前提下，更多的产量，并不保证能够带来等比例的经济回收。
堆栈式（Stack）技术胜出
DRAM追求面积更小，导致电容变小，为了保持信号正确，在制作技术上，衍生两大派别，分别是沟槽式（Trehch）及堆栈式（Stack），目前已经明显由堆栈式（Stack）技术胜出。三星采用堆栈式（Stack）技术，已经实践电容由2D变成3D，做到电容在25fF时，电信还能辨认。
NAND FLASH 在面积变小时，所导致的漏电现象会使得数据流失，三星花了很大的力气，在90nm工艺上，做出立体的晶体管，为此三星还特别将此创新的3D结构结构，命名为S-RACT。
此一堆栈式结构，三星从90nm开始试做，并已做出1Gb DRAM。预估目前已采60nm工艺的DRAM，将可透过此新3D结构，推进到50nm。至于未来进一步推进到40nm时，则要靠FinFET技术来抑制短通道效应（Short Channel Effect）。
DRAM追求1V以下电压
DRAM的功率消耗，是一大课题。为了降低操作功率，降低操作电压，成了必要的趋势。这个趋势从3.3V、2.5V、1.8V、一路降低到1.5V，未来，1V以下的操作电压，虽然技术上非常挑战，但并非不可能。
DRAM市场的经济面，每年DRAM消耗量，以位计算，需求年增长50％～70％，这个需求趋势，看来将持续下去。但相较于市场营收，每年却只增长10%。由于DRAM市场价格很难控制，导致DRAM未来投资趋向保守化。
DRAM为了摆脱这样的命运，必须开拓新兴的应用领域，目前包括在绘图芯片卡、消费电子及手机等，都有积极努力的尝试，但比起NAND FLASH快速增长的趋势，Kinnam Kim认为，并不足以乐观看待DRAM的未来。
NAND FLASH增长动能大
移动世代（Mobile Era）的各种新兴应用，导致NAND FLASH的市场增长率，以每年2倍的速度增长，而且此一增长趋势，随着NAND FLASH记忆容量太小的问题，如今已经大有突破，看来将持续下去。
一方面，NAND FLASH相较于其它的技术，其简易的结构，以及最小的位面积（cell size），可让内存容量增加得很快。此外，新技术的推出，让NAND FLASH可以做出3 bit / cell 结构，又进一步让容量增加得更快。
Kinnam Kim指出，预估在2010年以前，采40nm技术，容量达32Gb～64Gb的NAND FLASH，将可大量供应。
长远的挑战
对于NAND FLASH 往40nm以下，DRAM往50nm以下，在技术上，将有两大挑战。其一是黄光微影（Lithography）制程上，最小特征尺寸的挑战。其二则是组件性能的挑战。
所有半导体工艺设备中，以微影设备投资最巨，且技术也走在最前端。为了克服最小特征尺寸的挑战，三星自行研发的自我对准／重复曝光两次（SADP, Self Aligned Double Patterning）的技术，让原本用于40nm的微影设备，可延用到30nm。
其次，影响组件性能的一个例子是，在位变小时，由于间距缩短，操作电压信号的耦合（Coupling）现象，对邻近位容易造成纪录数据错误。对此，目前三星的解决之道是，电荷捕捉（Charge Trap）技术，应用于NAND FLASH内存非常有机会。
影响组件性能的第二个例子是，短通道效应（Short Channel Effect），对此三星则开发出专用之立体位晶体管（3D Cell Transistor）来改善短通道效应，三星还给予特别命名为HCFET（Hemi Cylindrical FET）。
Kinnam Kim点出，当NAND FLASH 缩至20nm时，最有可能的是利用堆栈技术，来舒缓因为位密度增加所给工艺带来的压力，特别是黄光微影制程。
Kinnam Kim相信，NAND FLASH很快走入3D FLASH世代。目前三星积极的研发动作，短期已经已经从50nm向前推进到30nm，并上探20nm一路走下去。
NAND FLASH 市场快速增长，数字相机的需求是很大的原动力。随着每年位数需求增长100%以上，NAND FLASH单位成本也随之下降，而这又进一步促成MP3、手机、PC及SSD等新应用。
最新趋势是，NAND FLASH应用于高可靠度的应用领域。过去，NAND FLASH大多应用于对读写千次就感到满意的应用。如今，进入到强调高可靠度的应用，应用于SSD就是此一趋势的最好说明。
NAND FLASH与硬盘，在大容量上的竞赛上，目前得依赖MLC（Multiple Level per Cell）技术，但此技术却会带来可靠度较差的缺点。如何在追求“高容量”与“高可靠度”上权衡或妥协，是目前NAND FLASH遇上的天人交战。
明日之星：PRAM
Kinnam Kim指出，所有非挥发性内存技术中，未来最有机会的是，PRAM。他举出支持这种说法的原因包括PRAM具备尺寸小、可微缩、随机读取速度快、操作寿命长等优点。
PRAM需要新的材料，利用硫族化合物（GeSbTe, 简称GST）在结晶态与非结晶态，两种阻值高、低不同的相变化（Phase Change），区分来当作0与1，进而做为内存用途。
如果要以“高速”内存来做比较，除了DRAM之外，在非挥发性内存中，唯一可以与PRAM相比的只有NOR FLASH。
韩国三星目前PRAM开发进度，已经发表的最新成果为采90nm制程的512Mb PRAM，样品已经完成，很快可以进入量产。而Intel目前对外公开的是128Mb样品，也计划在今年(2008)内量产。
交战始于：65nm
Kinnam Kim认为，PRAM推进到65nm及45nm的时候，将与NOR FLASH开始竞争。他还大胆预言，利用二极管结构开关（Diode Type Switch），PRAM可以达到小面积、通大电流的理想，他表示目前材料看来没有限制，将可以从目前的90nm一路为缩至30nm。而目前研究焦点在于，如何提升加热效率，而焦耳热效应（Joule Heating）就是一个重要的研究主题。
所有内存技术进入50nm之后，逐渐遇上组件物理机制的基础性极限。DRAM目前以60nm生产，未来在50nm将遇上大挑战，技术也越来越难。未来，DRAM市场是否保持增长，Kinnam Kim表示，目前看来并不明朗。唯一解决的办法就是，开拓新兴应用领域，让内存市场有新的增长动能。例如，需要大量数据运算及快速响应的影像实时辨识系统，就是一个例子。
Kinnam Kim指出，PRAM的第一步，将以取代NOR FLASH为目标。长远来看，PRAM若能改善延长操作寿命及缩小尺寸面积等问题，将更有机会进一步与DRAM及NAND FLASH竞争。
