“根据摩尔定律，目前的工艺条件下，FPGA很难做到200万逻辑单元，28nm工艺能够实现的最大集成度大约为100万逻辑单元，但是借助堆叠互联技术，我们可以实现200万逻辑单元的器件，并且最重要的是我们现在就可以供货，客户可以马上着手如此高性能ＦＰＧＡ的设计。我们的竞争对手，现在只做到98万的逻辑单元，但是还没有明确的供货时间表。” 赛灵思公司全球高级副总裁，亚太区执行总裁汤立人说道，“Virtex-7 2000T FPGA是利用68 亿个晶体管打造的世界容量最大的可编程逻辑器件(目前半导体行业晶体管密度最大的GPU也仅能达到30亿左右)。2000T是半导体历史上晶体管数量最多的半导体器件，它拥有200万的逻辑单元，相当于2000万个 ASIC 门。目前还没有其他的半导体可以做到那么大的容量。”
赛灵思公司近日推出首批 Virtex-7 2000T FPGA，专门针对系统集成、ASIC 替代以及 ASIC 原型和模拟仿真的市场需求。堆叠硅片互联 (SSI) 技术的应用成就了赛灵思大容量FPGA，而2.5D IC堆叠技术的率先应用，使得赛灵思能够为客户提供两倍于同类竞争产品的容量并超越摩尔定律的发展速度。
“芯片的3D封装堆叠技术被认为是引领下次半导体工艺革命的代表，但是现阶段3D封装堆叠技术仍然面临很多挑战，在材料、功耗、热管理等方面取得重大进展以前，我们认为2.5D的SSI技术是一个更为理想的选择，因为如果没有堆叠硅片互联 (SSI) 技术，至少要等演进到下一代工艺技术，客户才有可能在单个FPGA中实现如此大的晶体管容量。”汤立人表示。
Virtex-7 2000T FPGA为客户提供了通常只有大容量 ASIC 才具备的容量、性能和功耗水平，更增加了可重编程的优势。由于越来越多的系统和市场对 ASIC 的开发成本感到难以承受，Virtex-7 2000T FPGA 为那些面临 ASIC 修改风险和超过5,000万美元的28nm 定制 ICNRE成本的设计， 提供了一个独特的、可扩展的替代解决方案。
目前，赛灵思所有28nm器件(Artix-7、Kintex-7、Virtex-7 FPGA 和 Zynq-7000 EPP)均采用统一架构，能够在同一系列的不同产品间以及不同系列的产品间支持设计和 IP 重用。这些器件均采用台积电的 28nm HPL(低功耗高介电层金属闸技术)工艺制造，这样制造出来的 FPGA 静态功耗比同类竞争产品降低一半。随着器件容量的增大，静态功耗降低的意义越发显著。
“在赛灵思的历史上，从来没有过在这么短时间内(2年内)，推出这么多的产品，而且都是采用28nm当今世界上最尖端的工艺和半导体技术生产的产品。10年前，半导体工艺领域比较领先的都是一些CPU厂商，业界会关注某一个CPU的发布，会带领某一个工艺向前跨步。现在FPGA厂商已经跑到前面，从40nm技术开始有这个端倪，在28nm阶段，我们的代工厂发现FPGA厂商是最先采用这些先进工艺的厂商。新技术彻底颠覆了FPGA这个领域。” 赛灵思亚太区销售及市场总监张宇清表示
