高速数字模拟转换器（DAC）通常会提供一组互补的电流输出信号。多数的输出接口建置会使用一组电阻负载和/或变压器来将这组电流源信号转换为电压。当需要直流耦合（dc-coupled）接口时，设计精细的差动转阻级（differential transimpedance stage）就成了极佳的替代选择。这篇文章将说明先使用宽带双路运算放大器（wideband dual op amp），再使用新式全差动放大器（fully-differential amplifier, FDA）的设计考虑与选项。同时也说明范例电路和仿真表现。
一般性DAC输出电路
高速DAC已升级采用互补式电流源输出架构。这架构有时又称为电流驱动（current-steering），也就是基于DAC输入端的数字程序代码，在两组输出之间驱动一个固定的最大电流值。这种输出型态的特性是，两组电流源输出会有固定的直流电流值，其值等于最大参考电流（IR）的一半，同时还有一个差动电流信号（IS）会加于此直流电平之上，如图1所示。所谓“互补式”电流输出与纯粹差动输出的差异在于这些输出会得到一个直流共模（common-mode）电流，即IR /2。
在这个例子中，IR /2电流被送入DAC的输出，而IS的最大值为IR /2。
有的DAC则会从它们的输出送出电流，其接地参考负载会随之被定义。从DAC5675A的电流吸入（current sinking）输出的一般直流耦合接口如图2所示。
忽略Iout2（在两边皆使用25Ω负载）对AVDD的短路选项，此电路会得到3.3V-[25Ωx( IR /2)]的共模电压。DAC5675为IR定义的电流为20mA，因此可以得到Vout1和Vout2的共模电压为3.05V，个别输出端的信号摆幅（signal swing）为±(IR /2)x25Ω，也就是±0.25V，因而在两个输出之间得到±0.5V的差动电压摆幅。这是基于Vout1和Vout2在开放回路或高阻抗负载的条件下才成立的。增加一个直流耦合负载需要很小心，因为它会降低信号摆幅，也可能会造成共模电压的偏移。
此电路虽然很单纯，但它会受限于可得的电压摆幅和源阻抗设定。第二个例子如图3所示，其电阻负载和变压器合并，以将差动电压信号转换为单端（single-ended）型态，并移除共模电压。
此建置从变压器的中心抽头（centertap）得到直流共模电流（在这个例子中是IR，因为它是两个输出的总合）。由于这是一个低阻抗路径，在DAC电流源输出的共模电压会是AVDD（3.3V）。在高频的时候，50Ω的负载的变压器造成的反射信号会如同与100Ω电阻并连的变压器一样。再加上连到3.3V的两个50Ω电阻，会得到25Ω的差动负载。这个差动负载在一个方向上的最大电流是20mA，在相反方向上的也是20mA，让变压器在3.3V附近的最大差动电压摆幅为±0.5V。每个输出的摆幅为±0.25V，这样才能得到±0.5V的差动摆幅。同样的，这是一个相当简单的接口配置，也就是交流耦合转单端，但对于增益和源阻抗的弹性来说会有一些限制。
转阻式（Transimpedance-based）接口电路
在DAC的数据表中有时会看到一个选项，就是针对运算放大器的电流转电压（current-to-voltage）组态。这通常是属于单端建置，此建置中会有其他的输出依DAC输出电流的极性转向接地或电源。图4为DAC5675A数据表中的一般电路。
这种转阻设计的优点包括让电流输出信号得到更弹性的增益，以及从DAC输出电流到VOUT负载的阻抗隔离。DAC输出电流源的理想状况是驱动一个低阻抗来做为AVDD的参考，如图4。这个电路会消耗可用输出电流的一半，并留下VOUT做为AVDD的参考。如图4所示，这个接口也会产生一个单极的VOUT摆幅，此一摆幅值从AVDD开始，而且只会高于AVDD。
增强的差动转阻接口设计
当想得到一个差动输出信号，可以调整图4的电路来得到一个具有共模电平移位（common-mode level shift）的差动转阻增益级。有两种可行的建置方式，其差异在于其输入或输出共模是否需要透过为反相加法接面（inverting summing junction）增加电流来被控制。
图5所示为使用一个双重宽带电压反馈（Voltage-feedback, VFB）运算放大器的第一种建置方式，图6所示则是使用宽带FDA的相似建置方式。两种方式都假设采用DAC5675A的电流吸收（current-sinking）输出，但都可以很容易地调整为电流源（current-sourcing）型DAC。
图5所示的DAC为DAC输出电流采用另一个通用命名法。不过，这种配置事实上仍是图1的互补式电流输出模型。
对于刚开始进行FDA设计的工程师来说，必须用到差动输入转差动输出（differential-input-to-differential-output）VFB放大器，此放大器要能对直流共模输出电压（图6中的VCM）做分离式控制。它们可被想成是一个双路差动反相运算放大器结构，并具有一个嵌入式输出共模控制回路。
两种电路都为DAC电流源输出提供了一个信号增益（即RF）。在两个范例中，信号路径的主要议题是如何选择适当的CF。以下将针对此议题做分析，并适用于两种建置。在这两个范例中，输入和输出共模电压都有其设计考虑。在图5的运算放大器电路中设定了输入共模电压，这也是DAC的顺应电压（DAC电流所驱动的电压），使用的是非反相输入偏置电压（bias voltage）。基于个别放大器的反馈回路，此一直流电压会在反相节点出现。从此一输入共模运作点，一个增加的直流共模电平移位电流会用来做为放大器输出的参考，以得到需求的共模操作电压。这是透过RB电阻到VR来提供。
相对地，FDA以一个VCM控制电压透过内部设计中的控制回路来设定输出共模电压。FDA利用这个参考电压来控制它的输出共模电压，此外，反相输入需要一个相似的电流来设定一个输入共模电压，此电压可让DAC和FDA正确的运作。这两个电路在得到CF的解决方案之前，需要先得到RB的解决方案。
在设计的顺序上，需先选择RF来为放大器的输出得到要求的最大信号摆幅；然后需为运算放大器输入设定一个偏置电压，以控制它们的反相直流电压（或控制FDA的输出共模电压）。接着就能解出RB，以满足要求的输入或输出共模目标。再来能解出CF，以得到从DAC电流源输出到放大器电压输出的需求封闭回路频率响应。
对于每个应用来说，从DAC输出进入最后信号路径的需求频率响应都不相同。一般来说，在通路中需要使用某些型式的镜像频率抑制滤波器（image frequency rejection filter）。有时候这包含在频率响应波形中的Sin(x/x)校正。在这儿假定这颗滤波器跟在放大级（amplifier stage）之后。此接口能提供的功能包括：
1. 共模电平移位。
2. 为需求的信号提供高动态范围。
3. 为放大器提供稳定的操作，并在需要的频率范围内得到好的频率响应平坦性。
4. 阻抗隔离和增益弹性。让DAC的输入共模电压维持在低阻抗条件。透过反馈电阻来设定增益，而放大器可用低输出阻抗来驱动负载（通常是滤波器）。
Sin(x/x)等化的轻微峰值很容易会在二级（secondary-order）的低通（low-pass）设计中出现，下文中将做说明。不过，采用转阻放大级做为处理镜像抑制的低通滤波器，这种建置会降低回路的增益，也会提高失真度，因此才会将镜像抑制滤波器配置在放大级之后。此一放大级最好能通过要求的频带，并有够大的额外带宽来在要求的频带中维持理想的回路增益。
此一基本设计确实能从差动设计中得到很大的好处。依据参考数据2做出正确的设计，双数级谐波和抑制的效果都会不错，让放大器和DAC的输出最后只得到奇数级的谐波。
共模控制
由于这些是差动I/O设计，我们必须同时考虑共模议题和差动信号路径议题。在输入端，共模电压会与DAC输出电流源和放大器输入级共享，因为转阻配置的关系，从DAC输出到放大器输入之间并没有产生电压降。DAC和放大器的直流电压值都有一个允许的范围。对于DAC来说，共模电压通常被称为顺应电压范围（compliance voltage range）；对于放大器则通常称为共模输入范围（common-mode input range, CMIR）。DAC着重的议题是：在什么顺应电压范围内，DAC输出电流源的操作能得到最佳的线性表现？对于放大器的讨论则会着重于：在什么CMIR范围内，放大器输入级的操作也能得到好的线性表现？
一般来说，DAC效能相对于顺应电压的数据相当有限。因此在理想上，我们会比较无杂散动态范围（spurious-free dynamic range, SFDR）相对于顺应电压曲线的情况。基本上，我们可以预期DAC的一个供电源会让顺应电压升高，此电源也会造成一些小偏差。以DAC5675A来说，它的输出是吸收电流来源，其顺应电压被定义介于+0.3V与-1V之间的电源供应。有时会定义超出此电源范围的操作，这通常会受限于那些脚位上ESD操作二极管的启动电压，或受限于产生电流源的CMOS汲极输出组件的崩溃电压（breakdown voltage）。以DAC2932这类电流来源出于DAC之外的组件来说，顺应电压定义在-5V～8V之间。对于输出驱动电路在元器件之外的高速电流操控DAC而言，这是一般性的定义。
在任一个例子中，相同的直流电压会是图５及图6所示电路中放大器的共模输入电压。多数的放大器以特定供电源上的输入电压范围来做定义。这些限制事实上来自余量（headroom）的定义，可以被解释为在其他电源设定值上去设定一个可接受的电压范围，其作法是利用被定义的电源电压和输入电压范围之间的差异来决定此放大器所需要的余量。
对于运算放大器型的电路来说，一旦设定好供电源，非反相输入偏置电压对DAC顺应电压和运算放大器共模电压的控制也设定好了，要求的输出共模电压即可使设计人员从VR路径中解出所需要的电平移位电流。在缺少后方放大级直流偏置电压等其他的条件下，输出共模电压最好是设在供应运算放大器的两组电源之间的中间值。这样的设定能够平衡在此一共模附近每一边的输出摆幅的余量，通常能得到最佳的SFDR。
一旦这个目标已设定好，图7的电路可以用来决定RB的电阻值。在这里以及下文的补偿分析中，将采用半电路（half-circuit）的分析，其结果适用于另一端的差动接口。
全部的输出共模电压是位于反相输入的３个来源加总的迭合。这３个来源包括VICM（应用于非反相输入的共模电压）、IR/2（来自DAC外部的共模电流电平）和通过RB电阻的VR。VICM的设定用来让放大器和DAC能正确的运作，DAC的参考电流会接着将电平移到正极的输出（图７所示的极性）；VR则透过解出RB来将电平移回到目标的VOCM。
VOCM的公式如公式1 所示，公式2 则用来解出RB的值：
公式1
公式2
这些范例会说明如何选择RB，不过，整体来说，我们希望它会比RF更大。这个输入端的额外共模控制电阻会改变传给放大器的信噪增益。在较低频时，RB小于RF的设计会在操作时得到较高的信噪增益，而此一高增益往往会降低带宽、造成更严重的失真，并会在维持RB＞RF的整体设计中增加输出信噪。因此建议最好为VR选择系统中最大的电源（如果需要负的电源，则是最小的）。
FDA型的接口也能采用相同的分析。在这是利用VCM对FDA的输入脚位来控制输出共模电压，不过，在反相输入端要得到预定VICM的电流加总，就要设定RB来得到这个预定电压。要进行此分析，就必须回到图7，并利用公式2的正确公式来设定RB。
设定补偿电容器
在这个设计中其他待考虑的因素是横跨反馈电阻RF所需的反馈电容CF。和多数DAC对此电容的描述相反，在这并不是真的要限制DAC输出电流的快速边缘速率（虽然可能出现这个效应），而是要控制放大器电路的封闭回路频率响应。如果没有这颗电容器，当从电容来源（CS = DAC输出电容 + 运算放大器和布局寄生电容）驱动时，多数的高速放大器会产生很大的封闭回路频率响应峰值。如果封闭回路频率响应峰值出现，DAC的每个步骤就会在VO中产生过冲（overshoot）和振铃（ringing）现象。
图8显示的是在这个差动I/O接口中，每个半电路的拉普拉斯分析电路 (Laplace analysis circuit) ，它假设放大器是单极的响应。此一假设在多数的例子中是合理的，因为来源电容与反馈电容的效应会在交集处造成更大的信噪增益，并拉回交越频率（crossover frequency），因而允许更高级的开放回路放大器极点在初始时可以被忽略。
以单极模型为VFB放大器开放回路响应工作，可以推导出公式3的二级转换方程式：
公式3
此公式以拉普拉斯模型算出运算放大器的单极开放回路增益A(S)：
公式A
其中AOLωa是增益带宽量（GBW, 这是弧度）。
仔细看这个转换方程式，我们可以看出主要的关键点在于，DC增益（s=0）会是：
公式4
这是正确的，要得到的RF有一个1/(1+1/LG)的误差值，其中回路增益（loop gain, LG）是由放大器的开放回路直流增益来设定，并除以信噪增益（1+ RF / RB）。
这个二级低通转换方程式的特性频率由公式5得到：
公式5
如果我们知道1+1/LG这一项接近于1，并舍弃（1+ RF / RB）/AOL 这一部分，整个式子会大幅的简化。
公式6可得到极性方程式的线性参数：
公式6
同样的，如果舍弃第一项中的“1”，可以简化为：
公式B
这一项会远大于1。
在转换方程式中所做的简化，可以得到公式7：
公式7
我们接着来解释在这个转换方程式中，一些会在开放回路增益 vs. 信噪增益的波德图（Bode plot）中看到的项目：
公式C
这是信噪增益上升部分的投射量，在交集点会是0 dB，以在信噪增益中得到零频率：
公式D
这是信噪增益的极性频率，我们试着设定为：
公式E
这是直流信噪增益。在这个信噪增益中，G1xZ0的值事实上为零：
公式F
这是高频信噪增益。
这个电路的信噪增益会从1 + RF/RB的直流电平设定，过渡到1 + CS/ CF 的(通常)更高信噪增益设定，其中零频率为G1xZ0 = Z1，而极点频率为P1。
现在应用这些项目来重写这个封闭回路转换方程式（公式7），并运用增益带宽量GBW = AOLωa，我们可以得到公式8：
公式8
公式8得到一个合理的简化转换方程式，只要在要求的频率响应内给一个预定的Q，它就可以用来解出P1。我们在进行前先看看在这些项目中的回路增益波德图，也是很有帮助的。要这么做，我们只需分析从输出脚位到反相输入的反馈分压器（feedback voltage divider）；当反相时会让我们得到信噪增益，此增益通常会和放大器的开放回路增益一起出现，并显示出回路增益正是这两条曲线之间的差异值。
公式9得到从输出电压回到反相输入脚位的转换方程式，图9显示的正是其反馈电路。
公式9
将此公式反转可以得到公式10的信噪增益表示式，接着可以在波德图上以20*log（信噪增益数量级）来做图，并拿来与放大器的开放回路增益做比较。
公式10
假设公式10中的s = 0 (dc)，信噪增益会降为1 + RF /RB = G1。
当s-->∞，信噪增益会是：
公式G
在波德图上画出公式10和一般化的单极开放回路增益图，可以得到图10：
以图形来看这个问题，提供RB的共模电平移位解决方案也会设定低频信噪增益。为了得到最大的回路增益及降低输出信噪，这个值通常必须被压低。更动CF可以调整Z0和P1。调整Z0和固定GBW，也可以调整特性频率（F0）。
最后，信噪增益转换会在比G2 = 1 + CS/ CF一般更高的地方变得平坦。
透过忽略开放回路响应更高级的极性，让这个分析可以大幅的简化。只要在开放回路响应中增加的相移小于20度，这个假设就是合理的，因为更高频的极点位于交集频率之处。当设计完成时，这会是相当重要的最后检查，尤其是当在此接口中采用非单位增益稳定（non-unity gain stable）的放大器时。如果这不能被满足，最后的解决方案可能会在频率响应中看到比预期更多的波峰，因而会产生振铃脉冲响应（ringing pulse response）。
前述讨论让我们从回路增益的角度见到电路内部发生了什么事。要解出CF，我们会需要利用代数的解决方案。在这个DAC转阻的应用中，除了反馈电容外，所有的项目都已经决定。RF设定要求的增益；从共模操作电压的角度可以设定RB；透过DAC和放大器寄生效应，可以设定CS；GBW则由所选的放大器来设定。假如我们要采用特定放大器做出一个设计，此设计要求在频率响应中有一些峰值（或Q），而唯一未定的是反馈电容CF。我们可以替反馈极点的位置推导出解决方案，此方案会要求预定的Q，最终得到的ω0会被拿来使用。
由于F0是由GBW和Z0来设定，因此我们可以估算所需GBW的最小值。虽然不设定CF的话我们不能知道Z0，但我们可以只利用CS来估算它，而在这个估算中稍微下移Z0，我们往往能解出小于CS的CF值。当目标是F-3dB，并假设我们需要一个很接近巴特沃（Butterworth）的封闭回路响应（此设计会得到F-3dB = F0），我们可以透过解算公式11（单位为 Hz）来估算GBW的较低限制：
公式11
当所选的放大器所提供的GBW远大于公式11，我们可以解出一个代数解决方案来得到需要的反馈极点，它能得到预定的Q。此方案可写成反馈极点（RFCF）时间常数的二次方程式，即公式12：
公式12
在这个表示式中除了CF，其他项目都已设定。我们知道的项目为：
要求的转阻增益（RF）；
我们知道所选放大器的GBW(公式12.单位为弧度)；
我们知道运算放大器反相输入的总合电容(CS)；
我们知道低频信噪增益：
公式H
我们也选择了预定的Q
这个公式接着会得到反馈极点（RFCF）所要求的时间常数，以达到特定的Q。然后就可以决定要求的CF值；接着公式5可以得到ω0的结果。
另一个作法是藉由设定一个预定的ω0和Q来为特定的频率响应订定目标，接着在反相输入上对寄生电容加入一个外来的CF，以得到设定Q和ω0所需要增加的自由度。这是可行的，但在较低频时会自己表现出信噪增益的峰值，以得到转阻放大级的频带极限（bandlimiting）或图形。在这频率响应中建置一个滤波波形会降低回路增益，并提升信噪峰值。如果需要的话，理想的作法是挑一个具有正确GBW的放大器，并采用后置式滤波器来达到频带极限响应。
设计范例
要采用此作法来达成特定的设计需求会造成一些其他的议题。首先要考虑的是，所选的放大器必须要用适当的摆动速率（slew rate）来支持要求的输出信号。以最大差动输出电压为4 VPP的70 MHz中频（IF）输出为例，所需的差动摆动速率可由公式13来设定：
公式13
在这个例子中，代入公式可得：
公式I
这会是放大器被要求得到的信号条件。如果同时要求要有很低的失真，这个放大器需要具有提供高于这数值的边际能力。一般来说，若要得到理想的失真表现，至少需要4倍的边际条件；若要得到极低的失真，通常会要求10倍的边际条件。如果需要的信号是脉冲型（pulse-oriented）的信号，此一摆动速率的讨论可以改用非摆动限制上升时间（non-slew limited rise time）。对于这类的信号，我们需要有预定的放大器带宽和最大的步长（step size）。为了避免脉冲响应中的摆动限制，我们会需要知道预定带宽的上升时间，以得到最大步长的脉冲转换速率，此速率不会超过摆动速率。藉由定义的线性操作可以得到无关步长的上升时间。因此，较大的步级（step）（ΔV）和固定的上升时间（ΔT）可以得到增加的转换速率（ΔV/ΔT）。ΔT的一个好的近似值是0.35/F-3dB，即使是二级的Butterworth型响应也适用。从最大需求的输出步长（ΔVmax），我们可以再利用公式14来算出放大器的最小需求摆动速率：
公式14
举例来说，如果需要100 MHz带宽的设计，而其最大差动脉冲步长希望是4V，那最大脉冲转换速率会是：
公式J
在这个例子中的计算并不需要有太大的边际设计条件。一般来说，一个两倍的乘法器就够了。我们最好能避开摆动限制响应，因为进入摆动限制会造成极端的过冲，并拉长进入线性响应范围所需的建立时间（settling time）。
在FDA和VFB的建置之间正确地采用这个摆动速率分析是很重要的。为FDA定义的摆动速率会是差动摆动速率，而所有的VFB运算放大器会单独为个别的放大器报告这个摆动速率。因此，在一个VFB建置中可得的摆动速率会是报告数据的两倍。
范例1
使用低功耗、40 Msample/s双路(dual) 12-bit DAC（即DAC2932）来提供大信号脉冲式信号，并使用双路VFB运算放大器来得到可达10 MHz的谐波。在这个例子中，DAC2932提供一个互补的电流源输出，它从两个输出脚位供应电流。它接着会在单电源建置中寻找一个接地负载。
在低功耗DAC后方的差动转阻有一个好处，就是能得到很高的全功率带宽信号，而不需使用到DAC本身的大量功率。DAC2932只是一个2 mA的参考电流组件。当频率为40 Msample/s、单电源为3V时，两颗DAC都只用到29 mW的总功耗。现在我们使用在10 MHz极佳平坦性的±5V双路运算放大器接口来得到目标的14 VPP差动信号。为了这目的，F-3dB的目标值是40 MHz。此一设计的行为如下：
检查摆动速率 － 每个输出的最大电压为±3.5 V，在10 MHz时所需的摆动速率为：3.5 x 2π x 10 MHz = 220 V/μs 摆动速率。充裕的边际条件最好能大于两倍，因此我们会预定此放大器的摆动速率大于440 V/μs。
使用公式11来估算最小需求的GBW。DAC定义了5 pF的输出电容。个别输出要能从2 mA的全幅电流得到7 VPP的摆动。这需要将RF设定为3.5 kΩ。再来为放大器和布局寄生效应计算在2 pF反相节点上的增加电容。要通过10 MHz的谐波并得到好的表现，需在此一放大器设计中将F-3dB的目标值设定为40 MHz。将这些都放入公式11中，可以得到GBWMIN = 240 MHz。
为了继续这个设计，我们在响应为0.2 dB处设定一个目标的峰值，其Q = 0.80。当只有反馈电容做为单频响应控制单元时，我们只能在这个设计中先预定Q或ω0。在这里我们先设定一个Q，并看看ω0的结果是什么，但在一开始就提供足够的GBW，以保证能得到要求的F-3dB。一旦这一步骤被正确的设计了，一个被动的后置式滤波器可以用来限制信噪以及让DAC的步级变得平顺（换句话说，镜像频率还是需要被衰减）。
DAC2932有一个输出互补电流源架构，它需要驱动到接地面。将输入共模设定为0 V，输出共模也设定为0 V，以将摆动集中在±5 V的电源，图7的RB电阻需被设定为只负责来自DAC的中量级共模输出电流，即IR/2 = 2 mA/2 = 1 mA。使用送给OPA2690的 ±5 V电源，让我们得到-5 V电源的电阻为5 kΩ。在由OPA2690接地非反相输入所设定的0 V共模到-5 V电源的电路中，此一5 kΩ的电阻会吸收从每个DAC输出而来的1 mA共模电流。
有一个必须注意的地方是 -5 V的电源信噪可能会通过这些5 kΩ的电阻进入到信号路径当中。在两个通路中电阻匹配的情况下，电源信噪会在输出中以共模信噪的型式出现。不管这个误差源的情况是否严重，都会成为下一步骤中共模抑制的问题。在两个通路中增益不匹配的情况下，电源信噪也会进入差动输出中。要计算不匹配的效应，我们必须先看看从VR到输出的理想增益。在这个例子中，增益会是-3.5 k/5 k = -0.7 V/V。使用 ±1 %的电阻，从共模VR 到差动输出的最大增益会是0.7x(1.02 - 0.98) = 0.028或共模到差动转换为 -31 dB。如果这对于此应用的需求是无法满足的，那就会需要用到准确的电阻。这个考虑再加上先前的讨论，要解出RB最好有相对较低的直流信噪增益。在这里，解出的G1是1.7，接着得到从VR到输出的增益为0.7；这有助于衰减从-5 V电源到输出的直流偏移和/或信噪。
要继续这个设计会需要对CS做更准确的估算。OPA2690的Cm = 0.6，Cdiff = 0.9。这两项相加，再加上1 pF的布局寄生电容和DAC规格中的5 pF，得到总电容CS为7.5 pF。将这些值放入公式12可以解出RF CF = 4.14 ns。从这儿再算出极点位置可得到38.5 MHz，这会需要CF = 1.2 pF。接着可以得到G2 = 7.25。整个设计如图11所示。在公式5中放入OPA2690方案的实际GBW和CS值，可以得到预期的ω0 = 2π(39.65 MHz)。使用标准的二级低通滤波器方程式，从ω0和Q可以得到F-3dB = 44.05 MHz。
这个设计的一个重要检查方式是对实际的信噪增益做图，也就是使用此设计的实际值做出图10的波德图。图12显示出这些数据，其中相位信息也包含在内。在这儿我们真的看到我们所预期的：一个非零、低频信噪增益（> 1/V/V 或 0 dB）和一个进入的零值，接着是一个极点。这个配置形成了相位，以在交集点得到要求的相位边际（phase margin），进而能达到复杂的极点；即使为运算放大器开放回路增益模型做了单极的假设，也是能够成立。要让相位回降到交集点所需的特定值，这里的反馈极点是个关键。这儿的一个很重要的检查是，由运算放大器实际的更高级极点所造成的相位偏移增加，并未对这个设计的整体相位边际产生实质上的冲击。图12的做图计算出一个交集频率在51MHz，而总相位边际是57°。开放回路响应在51 MHz的相移是95°。这会得到相当接近本文简化分析所预估的封闭回路响应。
我们因假设运算放大器可以利用单极响应来加以模型化，所以能推导出公式12。在图12中，这意指放大器开放回路相位会停在-90°。实际做图显示更高级极点的效应；不过，因为信噪增益和开放回路响在相对较低的频率上交会，因此这些更高级的极点所产生的冲击是可以忽略的。在更高频率的应用或采用非单位增益稳定的放大器时，就会偏离理想性的假设更远。
图11其中一边的封闭回路响应如图13所示。在差动I/O的建置中，总增益事实上会是这个响应的两倍。
因为回路增益效应（公式4），低频增益会稍微低于20log(3.5kΩ)，其值为70.87 dB。在此处有比预设为0.2 dB稍大的峰值（实际峰值为0.6 dB），F-3dB=则很接近预设的44.05 MHz（43.9 MHz）。在10 MHz处，图中显示出小于0.1 dB的平行偏离。这些结果和预期的目标有相当好的关联性，这和在回路增益交集点（即信噪增益和开放回路增益的交集点）对开放回路相移所做的微幅增加有直接的关系。此电路能够很容易地得到14 VPP 的差动波形，并送到200 Ω的差动负载中，同时在通过10 MHz时还具有极佳的平坦性和相位线性。使用± 5 V的电源，OPA2690为DAC2932个别通路本身的29 mW低功耗增加110 mW的静态功耗。
范例2
在这个例子中，我们将调整原先的设计为+ 5 V的单电源操作。
在降低+ 5 V的操作中，OPA2690维持地很好。不过，它并不是轨对轨（rail-to-rail, RR）的输出设计，其输入对个别电源会需要约1.5 V的余量才能正确地操作。在没有负电源的情况下，共模控制会需要透过电阻接地，也就是输入共模无法再以理想的0 V设定来提供给DAC2932。DAC2932定义最大的兼容电压为0.8 V，不过，这个低电压值（相对于接地）会在OPA2932的输入范围之外。对于输入共模上的0.8 V电压来说，其最大限制是需要采用轨对轨的输出放大器，也就是在输入范围内具有负电源轨。在这个例子中，可以应用到OPA2355（一个CMOS RR输出）双路运算放大器。其增益带宽量为200 MHz，看起来有一点低，但其摆动速率为300V/μs，可以满足降低摆动的要求。特别地是，如果仍希望得到10 MHz的平坦带宽，而来自个别放大器的预期输出为4 VPP，那差动输出的最大信号摆动速率必须是126 V/μs，这远低于300 V/μs。我们会运用和范例1相同的设计步骤来看这个例子。
要让DAC2932的2 mA全幅电流得到4 VPP的输出值，并让个别OPA2355的输出集中于2.5 V的输出共模电压（这得到一个8 VPP 差动摆幅，而每个电源有0.5 V的余量），这情况下就需要RF = 2 kΩ。为了让直流信噪增益（G1）尽量维持在很低的值，预定的输入共模电压必须愈高愈好。由于OPA2355可以在输入端改为接地，最大的极限会由DAC2932 +0.8 V规格所设定。使用公式2来解RB可得到432Ω；这会得到相当高的G1，即1+2000/432 = 5.6 V/V。
接着，则需要得到反相节点上的总合电容。CS = 9 pF（DAC2932电容为5 pF + 布局电容为1 pF + 共模电容为3 pF + 差动OPA2355输入电容）。表1总结这个解决方案并计算得到的响应。
其中反馈极点相当高似乎并不寻常，但从回路增益图中可以看出为何会如此。图14显示所得到的信噪增益和相位，以及OPA2355的开放回路增益和相位。
在这儿，更高的起始信噪增益（G1）会让Z1超出49 MHz，这会在交集点得到需要的相位领先（约24.6 MHz），以在回路增益交集点得到约58°的相位边际。这个效应本身适合用来达到要求的二级响应；在反馈中更高频的极点已不是这个设计中很重要的部分。在这个解决方案中，共模电平位移电阻实际上提供了所需的回路特性（以及在反相节点上的9 pF电容值），因而不再需要加入反馈电容器。图15显示出完整的电路（其反相节点的电容并未明确的展示出来，但必须说明），图16则是使用Pspice模型来显示出此电路其中一边的仿真频率响应，此模型可在TI的网站取得（http://www.ti.com）。
这图中显示了比预期更大的峰值，这是因为在宏观模型中，其交集点有比图14中所预期大上许多的开放回路相移。在这些例子中，通过10 MHz的平坦性是可以接受的，而封闭回路的带宽也可以满足设定的设计目标。对增加的峰值来说，如果实际的设计显示出不可接受的脉冲响应过冲和振铃现象，后置型滤波器会是可接受的解决方案。
结论
当我们需要做出一个具有直流耦合差动输出接口的宽带DAC设计时，可以从双路运算放大器或FDA式的差动转阻设计中得到好处。这个设计的要领在于仔细地控制输入和输出共模操作电压，以维持DAC和放大器的线性操作。一个可行的途径是将一个直流共模电平位移电流加到反相节点之上，以为运算放大器解决方案分别控制输出共模电压，或为FDA解决方案分别控制输入共模电压。当这些电阻设定好对共模电压的控制后，而且反相节点的总合电容已知，目标增益（RF）和二级响应Q也设定好了，一个针对反馈极点位置的封闭型解决方案就可以用来设定CF。
这里所提出的简化分析忽略了放大器在更高频极点的相位效应，但它在大范围内仍能符合设计目标，并得到合用的结果。一个很重要的动作是检查此设计的模拟表现，以验证其稳定性。超出预期的峰值响应可以透过微幅增加这儿所导出的CF值来加以补偿。此设计途径也可以被应用到单端转阻接口，这些接口只用到一边的DAC输出信号。当需要一个直流耦合差动转单端的设计时，一个单路运算放大器已被用于许多的来源中。
一般性DAC输出电路
高速DAC已升级采用互补式电流源输出架构。这架构有时又称为电流驱动（current-steering），也就是基于DAC输入端的数字程序代码，在两组输出之间驱动一个固定的最大电流值。这种输出型态的特性是，两组电流源输出会有固定的直流电流值，其值等于最大参考电流（IR）的一半，同时还有一个差动电流信号（IS）会加于此直流电平之上，如图1所示。所谓“互补式”电流输出与纯粹差动输出的差异在于这些输出会得到一个直流共模（common-mode）电流，即IR /2。
在这个例子中，IR /2电流被送入DAC的输出，而IS的最大值为IR /2。
有的DAC则会从它们的输出送出电流，其接地参考负载会随之被定义。从DAC5675A的电流吸入（current sinking）输出的一般直流耦合接口如图2所示。
忽略Iout2（在两边皆使用25Ω负载）对AVDD的短路选项，此电路会得到3.3V-[25Ωx( IR /2)]的共模电压。DAC5675为IR定义的电流为20mA，因此可以得到Vout1和Vout2的共模电压为3.05V，个别输出端的信号摆幅（signal swing）为±(IR /2)x25Ω，也就是±0.25V，因而在两个输出之间得到±0.5V的差动电压摆幅。这是基于Vout1和Vout2在开放回路或高阻抗负载的条件下才成立的。增加一个直流耦合负载需要很小心，因为它会降低信号摆幅，也可能会造成共模电压的偏移。
此电路虽然很单纯，但它会受限于可得的电压摆幅和源阻抗设定。第二个例子如图3所示，其电阻负载和变压器合并，以将差动电压信号转换为单端（single-ended）型态，并移除共模电压。
此建置从变压器的中心抽头（centertap）得到直流共模电流（在这个例子中是IR，因为它是两个输出的总合）。由于这是一个低阻抗路径，在DAC电流源输出的共模电压会是AVDD（3.3V）。在高频的时候，50Ω的负载的变压器造成的反射信号会如同与100Ω电阻并连的变压器一样。再加上连到3.3V的两个50Ω电阻，会得到25Ω的差动负载。这个差动负载在一个方向上的最大电流是20mA，在相反方向上的也是20mA，让变压器在3.3V附近的最大差动电压摆幅为±0.5V。每个输出的摆幅为±0.25V，这样才能得到±0.5V的差动摆幅。同样的，这是一个相当简单的接口配置，也就是交流耦合转单端，但对于增益和源阻抗的弹性来说会有一些限制。
转阻式（Transimpedance-based）接口电路
在DAC的数据表中有时会看到一个选项，就是针对运算放大器的电流转电压（current-to-voltage）组态。这通常是属于单端建置，此建置中会有其他的输出依DAC输出电流的极性转向接地或电源。图4为DAC5675A数据表中的一般电路。
这种转阻设计的优点包括让电流输出信号得到更弹性的增益，以及从DAC输出电流到VOUT负载的阻抗隔离。DAC输出电流源的理想状况是驱动一个低阻抗来做为AVDD的参考，如图4。这个电路会消耗可用输出电流的一半，并留下VOUT做为AVDD的参考。如图4所示，这个接口也会产生一个单极的VOUT摆幅，此一摆幅值从AVDD开始，而且只会高于AVDD。
增强的差动转阻接口设计
当想得到一个差动输出信号，可以调整图4的电路来得到一个具有共模电平移位（common-mode level shift）的差动转阻增益级。有两种可行的建置方式，其差异在于其输入或输出共模是否需要透过为反相加法接面（inverting summing junction）增加电流来被控制。
图5所示为使用一个双重宽带电压反馈（Voltage-feedback, VFB）运算放大器的第一种建置方式，图6所示则是使用宽带FDA的相似建置方式。两种方式都假设采用DAC5675A的电流吸收（current-sinking）输出，但都可以很容易地调整为电流源（current-sourcing）型DAC。
图5所示的DAC为DAC输出电流采用另一个通用命名法。不过，这种配置事实上仍是图1的互补式电流输出模型。
对于刚开始进行FDA设计的工程师来说，必须用到差动输入转差动输出（differential-input-to-differential-output）VFB放大器，此放大器要能对直流共模输出电压（图6中的VCM）做分离式控制。它们可被想成是一个双路差动反相运算放大器结构，并具有一个嵌入式输出共模控制回路。
两种电路都为DAC电流源输出提供了一个信号增益（即RF）。在两个范例中，信号路径的主要议题是如何选择适当的CF。以下将针对此议题做分析，并适用于两种建置。在这两个范例中，输入和输出共模电压都有其设计考虑。在图5的运算放大器电路中设定了输入共模电压，这也是DAC的顺应电压（DAC电流所驱动的电压），使用的是非反相输入偏置电压（bias voltage）。基于个别放大器的反馈回路，此一直流电压会在反相节点出现。从此一输入共模运作点，一个增加的直流共模电平移位电流会用来做为放大器输出的参考，以得到需求的共模操作电压。这是透过RB电阻到VR来提供。
相对地，FDA以一个VCM控制电压透过内部设计中的控制回路来设定输出共模电压。FDA利用这个参考电压来控制它的输出共模电压，此外，反相输入需要一个相似的电流来设定一个输入共模电压，此电压可让DAC和FDA正确的运作。这两个电路在得到CF的解决方案之前，需要先得到RB的解决方案。
在设计的顺序上，需先选择RF来为放大器的输出得到要求的最大信号摆幅；然后需为运算放大器输入设定一个偏置电压，以控制它们的反相直流电压（或控制FDA的输出共模电压）。接着就能解出RB，以满足要求的输入或输出共模目标。再来能解出CF，以得到从DAC电流源输出到放大器电压输出的需求封闭回路频率响应。
对于每个应用来说，从DAC输出进入最后信号路径的需求频率响应都不相同。一般来说，在通路中需要使用某些型式的镜像频率抑制滤波器（image frequency rejection filter）。有时候这包含在频率响应波形中的Sin(x/x)校正。在这儿假定这颗滤波器跟在放大级（amplifier stage）之后。此接口能提供的功能包括：
1. 共模电平移位。
2. 为需求的信号提供高动态范围。
3. 为放大器提供稳定的操作，并在需要的频率范围内得到好的频率响应平坦性。
4. 阻抗隔离和增益弹性。让DAC的输入共模电压维持在低阻抗条件。透过反馈电阻来设定增益，而放大器可用低输出阻抗来驱动负载（通常是滤波器）。
Sin(x/x)等化的轻微峰值很容易会在二级（secondary-order）的低通（low-pass）设计中出现，下文中将做说明。不过，采用转阻放大级做为处理镜像抑制的低通滤波器，这种建置会降低回路的增益，也会提高失真度，因此才会将镜像抑制滤波器配置在放大级之后。此一放大级最好能通过要求的频带，并有够大的额外带宽来在要求的频带中维持理想的回路增益。
此一基本设计确实能从差动设计中得到很大的好处。依据参考数据2做出正确的设计，双数级谐波和抑制的效果都会不错，让放大器和DAC的输出最后只得到奇数级的谐波。
共模控制
由于这些是差动I/O设计，我们必须同时考虑共模议题和差动信号路径议题。在输入端，共模电压会与DAC输出电流源和放大器输入级共享，因为转阻配置的关系，从DAC输出到放大器输入之间并没有产生电压降。DAC和放大器的直流电压值都有一个允许的范围。对于DAC来说，共模电压通常被称为顺应电压范围（compliance voltage range）；对于放大器则通常称为共模输入范围（common-mode input range, CMIR）。DAC着重的议题是：在什么顺应电压范围内，DAC输出电流源的操作能得到最佳的线性表现？对于放大器的讨论则会着重于：在什么CMIR范围内，放大器输入级的操作也能得到好的线性表现？
一般来说，DAC效能相对于顺应电压的数据相当有限。因此在理想上，我们会比较无杂散动态范围（spurious-free dynamic range, SFDR）相对于顺应电压曲线的情况。基本上，我们可以预期DAC的一个供电源会让顺应电压升高，此电源也会造成一些小偏差。以DAC5675A来说，它的输出是吸收电流来源，其顺应电压被定义介于+0.3V与-1V之间的电源供应。有时会定义超出此电源范围的操作，这通常会受限于那些脚位上ESD操作二极管的启动电压，或受限于产生电流源的CMOS汲极输出组件的崩溃电压（breakdown voltage）。以DAC2932这类电流来源出于DAC之外的组件来说，顺应电压定义在-5V～8V之间。对于输出驱动电路在元器件之外的高速电流操控DAC而言，这是一般性的定义。
在任一个例子中，相同的直流电压会是图５及图6所示电路中放大器的共模输入电压。多数的放大器以特定供电源上的输入电压范围来做定义。这些限制事实上来自余量（headroom）的定义，可以被解释为在其他电源设定值上去设定一个可接受的电压范围，其作法是利用被定义的电源电压和输入电压范围之间的差异来决定此放大器所需要的余量。
对于运算放大器型的电路来说，一旦设定好供电源，非反相输入偏置电压对DAC顺应电压和运算放大器共模电压的控制也设定好了，要求的输出共模电压即可使设计人员从VR路径中解出所需要的电平移位电流。在缺少后方放大级直流偏置电压等其他的条件下，输出共模电压最好是设在供应运算放大器的两组电源之间的中间值。这样的设定能够平衡在此一共模附近每一边的输出摆幅的余量，通常能得到最佳的SFDR。
一旦这个目标已设定好，图7的电路可以用来决定RB的电阻值。在这里以及下文的补偿分析中，将采用半电路（half-circuit）的分析，其结果适用于另一端的差动接口。
全部的输出共模电压是位于反相输入的３个来源加总的迭合。这３个来源包括VICM（应用于非反相输入的共模电压）、IR/2（来自DAC外部的共模电流电平）和通过RB电阻的VR。VICM的设定用来让放大器和DAC能正确的运作，DAC的参考电流会接着将电平移到正极的输出（图７所示的极性）；VR则透过解出RB来将电平移回到目标的VOCM。
VOCM的公式如公式1 所示，公式2 则用来解出RB的值：
公式1
公式2
这些范例会说明如何选择RB，不过，整体来说，我们希望它会比RF更大。这个输入端的额外共模控制电阻会改变传给放大器的信噪增益。在较低频时，RB小于RF的设计会在操作时得到较高的信噪增益，而此一高增益往往会降低带宽、造成更严重的失真，并会在维持RB＞RF的整体设计中增加输出信噪。因此建议最好为VR选择系统中最大的电源（如果需要负的电源，则是最小的）。
FDA型的接口也能采用相同的分析。在这是利用VCM对FDA的输入脚位来控制输出共模电压，不过，在反相输入端要得到预定VICM的电流加总，就要设定RB来得到这个预定电压。要进行此分析，就必须回到图7，并利用公式2的正确公式来设定RB。
设定补偿电容器
在这个设计中其他待考虑的因素是横跨反馈电阻RF所需的反馈电容CF。和多数DAC对此电容的描述相反，在这并不是真的要限制DAC输出电流的快速边缘速率（虽然可能出现这个效应），而是要控制放大器电路的封闭回路频率响应。如果没有这颗电容器，当从电容来源（CS = DAC输出电容 + 运算放大器和布局寄生电容）驱动时，多数的高速放大器会产生很大的封闭回路频率响应峰值。如果封闭回路频率响应峰值出现，DAC的每个步骤就会在VO中产生过冲（overshoot）和振铃（ringing）现象。
图8显示的是在这个差动I/O接口中，每个半电路的拉普拉斯分析电路 (Laplace analysis circuit) ，它假设放大器是单极的响应。此一假设在多数的例子中是合理的，因为来源电容与反馈电容的效应会在交集处造成更大的信噪增益，并拉回交越频率（crossover frequency），因而允许更高级的开放回路放大器极点在初始时可以被忽略。
以单极模型为VFB放大器开放回路响应工作，可以推导出公式3的二级转换方程式：
公式3
此公式以拉普拉斯模型算出运算放大器的单极开放回路增益A(S)：
公式A
其中AOLωa是增益带宽量（GBW, 这是弧度）。
仔细看这个转换方程式，我们可以看出主要的关键点在于，DC增益（s=0）会是：
公式4
这是正确的，要得到的RF有一个1/(1+1/LG)的误差值，其中回路增益（loop gain, LG）是由放大器的开放回路直流增益来设定，并除以信噪增益（1+ RF / RB）。
这个二级低通转换方程式的特性频率由公式5得到：
公式5
如果我们知道1+1/LG这一项接近于1，并舍弃（1+ RF / RB）/AOL 这一部分，整个式子会大幅的简化。
公式6可得到极性方程式的线性参数：
公式6
同样的，如果舍弃第一项中的“1”，可以简化为：
公式B
这一项会远大于1。
在转换方程式中所做的简化，可以得到公式7：
公式7
我们接着来解释在这个转换方程式中，一些会在开放回路增益 vs. 信噪增益的波德图（Bode plot）中看到的项目：
公式C
这是信噪增益上升部分的投射量，在交集点会是0 dB，以在信噪增益中得到零频率：
公式D
这是信噪增益的极性频率，我们试着设定为：
公式E
这是直流信噪增益。在这个信噪增益中，G1xZ0的值事实上为零：
公式F
这是高频信噪增益。
这个电路的信噪增益会从1 + RF/RB的直流电平设定，过渡到1 + CS/ CF 的(通常)更高信噪增益设定，其中零频率为G1xZ0 = Z1，而极点频率为P1。
现在应用这些项目来重写这个封闭回路转换方程式（公式7），并运用增益带宽量GBW = AOLωa，我们可以得到公式8：
公式8
公式8得到一个合理的简化转换方程式，只要在要求的频率响应内给一个预定的Q，它就可以用来解出P1。我们在进行前先看看在这些项目中的回路增益波德图，也是很有帮助的。要这么做，我们只需分析从输出脚位到反相输入的反馈分压器（feedback voltage divider）；当反相时会让我们得到信噪增益，此增益通常会和放大器的开放回路增益一起出现，并显示出回路增益正是这两条曲线之间的差异值。
公式9得到从输出电压回到反相输入脚位的转换方程式，图9显示的正是其反馈电路。
公式9
将此公式反转可以得到公式10的信噪增益表示式，接着可以在波德图上以20*log（信噪增益数量级）来做图，并拿来与放大器的开放回路增益做比较。
公式10
假设公式10中的s = 0 (dc)，信噪增益会降为1 + RF /RB = G1。
当s-->∞，信噪增益会是：
公式G
在波德图上画出公式10和一般化的单极开放回路增益图，可以得到图10：
以图形来看这个问题，提供RB的共模电平移位解决方案也会设定低频信噪增益。为了得到最大的回路增益及降低输出信噪，这个值通常必须被压低。更动CF可以调整Z0和P1。调整Z0和固定GBW，也可以调整特性频率（F0）。
最后，信噪增益转换会在比G2 = 1 + CS/ CF一般更高的地方变得平坦。
透过忽略开放回路响应更高级的极性，让这个分析可以大幅的简化。只要在开放回路响应中增加的相移小于20度，这个假设就是合理的，因为更高频的极点位于交集频率之处。当设计完成时，这会是相当重要的最后检查，尤其是当在此接口中采用非单位增益稳定（non-unity gain stable）的放大器时。如果这不能被满足，最后的解决方案可能会在频率响应中看到比预期更多的波峰，因而会产生振铃脉冲响应（ringing pulse response）。
前述讨论让我们从回路增益的角度见到电路内部发生了什么事。要解出CF，我们会需要利用代数的解决方案。在这个DAC转阻的应用中，除了反馈电容外，所有的项目都已经决定。RF设定要求的增益；从共模操作电压的角度可以设定RB；透过DAC和放大器寄生效应，可以设定CS；GBW则由所选的放大器来设定。假如我们要采用特定放大器做出一个设计，此设计要求在频率响应中有一些峰值（或Q），而唯一未定的是反馈电容CF。我们可以替反馈极点的位置推导出解决方案，此方案会要求预定的Q，最终得到的ω0会被拿来使用。
由于F0是由GBW和Z0来设定，因此我们可以估算所需GBW的最小值。虽然不设定CF的话我们不能知道Z0，但我们可以只利用CS来估算它，而在这个估算中稍微下移Z0，我们往往能解出小于CS的CF值。当目标是F-3dB，并假设我们需要一个很接近巴特沃（Butterworth）的封闭回路响应（此设计会得到F-3dB = F0），我们可以透过解算公式11（单位为 Hz）来估算GBW的较低限制：
公式11
当所选的放大器所提供的GBW远大于公式11，我们可以解出一个代数解决方案来得到需要的反馈极点，它能得到预定的Q。此方案可写成反馈极点（RFCF）时间常数的二次方程式，即公式12：
公式12
在这个表示式中除了CF，其他项目都已设定。我们知道的项目为：
要求的转阻增益（RF）；
我们知道所选放大器的GBW(公式12.单位为弧度)；
我们知道运算放大器反相输入的总合电容(CS)；
我们知道低频信噪增益：
公式H
我们也选择了预定的Q
这个公式接着会得到反馈极点（RFCF）所要求的时间常数，以达到特定的Q。然后就可以决定要求的CF值；接着公式5可以得到ω0的结果。
另一个作法是藉由设定一个预定的ω0和Q来为特定的频率响应订定目标，接着在反相输入上对寄生电容加入一个外来的CF，以得到设定Q和ω0所需要增加的自由度。这是可行的，但在较低频时会自己表现出信噪增益的峰值，以得到转阻放大级的频带极限（bandlimiting）或图形。在这频率响应中建置一个滤波波形会降低回路增益，并提升信噪峰值。如果需要的话，理想的作法是挑一个具有正确GBW的放大器，并采用后置式滤波器来达到频带极限响应。
设计范例
要采用此作法来达成特定的设计需求会造成一些其他的议题。首先要考虑的是，所选的放大器必须要用适当的摆动速率（slew rate）来支持要求的输出信号。以最大差动输出电压为4 VPP的70 MHz中频（IF）输出为例，所需的差动摆动速率可由公式13来设定：
公式13
在这个例子中，代入公式可得：
公式I
这会是放大器被要求得到的信号条件。如果同时要求要有很低的失真，这个放大器需要具有提供高于这数值的边际能力。一般来说，若要得到理想的失真表现，至少需要4倍的边际条件；若要得到极低的失真，通常会要求10倍的边际条件。如果需要的信号是脉冲型（pulse-oriented）的信号，此一摆动速率的讨论可以改用非摆动限制上升时间（non-slew limited rise time）。对于这类的信号，我们需要有预定的放大器带宽和最大的步长（step size）。为了避免脉冲响应中的摆动限制，我们会需要知道预定带宽的上升时间，以得到最大步长的脉冲转换速率，此速率不会超过摆动速率。藉由定义的线性操作可以得到无关步长的上升时间。因此，较大的步级（step）（ΔV）和固定的上升时间（ΔT）可以得到增加的转换速率（ΔV/ΔT）。ΔT的一个好的近似值是0.35/F-3dB，即使是二级的Butterworth型响应也适用。从最大需求的输出步长（ΔVmax），我们可以再利用公式14来算出放大器的最小需求摆动速率：
公式14
举例来说，如果需要100 MHz带宽的设计，而其最大差动脉冲步长希望是4V，那最大脉冲转换速率会是：
公式J
在这个例子中的计算并不需要有太大的边际设计条件。一般来说，一个两倍的乘法器就够了。我们最好能避开摆动限制响应，因为进入摆动限制会造成极端的过冲，并拉长进入线性响应范围所需的建立时间（settling time）。
在FDA和VFB的建置之间正确地采用这个摆动速率分析是很重要的。为FDA定义的摆动速率会是差动摆动速率，而所有的VFB运算放大器会单独为个别的放大器报告这个摆动速率。因此，在一个VFB建置中可得的摆动速率会是报告数据的两倍。
范例1
使用低功耗、40 Msample/s双路(dual) 12-bit DAC（即DAC2932）来提供大信号脉冲式信号，并使用双路VFB运算放大器来得到可达10 MHz的谐波。在这个例子中，DAC2932提供一个互补的电流源输出，它从两个输出脚位供应电流。它接着会在单电源建置中寻找一个接地负载。
在低功耗DAC后方的差动转阻有一个好处，就是能得到很高的全功率带宽信号，而不需使用到DAC本身的大量功率。DAC2932只是一个2 mA的参考电流组件。当频率为40 Msample/s、单电源为3V时，两颗DAC都只用到29 mW的总功耗。现在我们使用在10 MHz极佳平坦性的±5V双路运算放大器接口来得到目标的14 VPP差动信号。为了这目的，F-3dB的目标值是40 MHz。此一设计的行为如下：
检查摆动速率 － 每个输出的最大电压为±3.5 V，在10 MHz时所需的摆动速率为：3.5 x 2π x 10 MHz = 220 V/μs 摆动速率。充裕的边际条件最好能大于两倍，因此我们会预定此放大器的摆动速率大于440 V/μs。
使用公式11来估算最小需求的GBW。DAC定义了5 pF的输出电容。个别输出要能从2 mA的全幅电流得到7 VPP的摆动。这需要将RF设定为3.5 kΩ。再来为放大器和布局寄生效应计算在2 pF反相节点上的增加电容。要通过10 MHz的谐波并得到好的表现，需在此一放大器设计中将F-3dB的目标值设定为40 MHz。将这些都放入公式11中，可以得到GBWMIN = 240 MHz。
为了继续这个设计，我们在响应为0.2 dB处设定一个目标的峰值，其Q = 0.80。当只有反馈电容做为单频响应控制单元时，我们只能在这个设计中先预定Q或ω0。在这里我们先设定一个Q，并看看ω0的结果是什么，但在一开始就提供足够的GBW，以保证能得到要求的F-3dB。一旦这一步骤被正确的设计了，一个被动的后置式滤波器可以用来限制信噪以及让DAC的步级变得平顺（换句话说，镜像频率还是需要被衰减）。
DAC2932有一个输出互补电流源架构，它需要驱动到接地面。将输入共模设定为0 V，输出共模也设定为0 V，以将摆动集中在±5 V的电源，图7的RB电阻需被设定为只负责来自DAC的中量级共模输出电流，即IR/2 = 2 mA/2 = 1 mA。使用送给OPA2690的 ±5 V电源，让我们得到-5 V电源的电阻为5 kΩ。在由OPA2690接地非反相输入所设定的0 V共模到-5 V电源的电路中，此一5 kΩ的电阻会吸收从每个DAC输出而来的1 mA共模电流。
有一个必须注意的地方是 -5 V的电源信噪可能会通过这些5 kΩ的电阻进入到信号路径当中。在两个通路中电阻匹配的情况下，电源信噪会在输出中以共模信噪的型式出现。不管这个误差源的情况是否严重，都会成为下一步骤中共模抑制的问题。在两个通路中增益不匹配的情况下，电源信噪也会进入差动输出中。要计算不匹配的效应，我们必须先看看从VR到输出的理想增益。在这个例子中，增益会是-3.5 k/5 k = -0.7 V/V。使用 ±1 %的电阻，从共模VR 到差动输出的最大增益会是0.7x(1.02 - 0.98) = 0.028或共模到差动转换为 -31 dB。如果这对于此应用的需求是无法满足的，那就会需要用到准确的电阻。这个考虑再加上先前的讨论，要解出RB最好有相对较低的直流信噪增益。在这里，解出的G1是1.7，接着得到从VR到输出的增益为0.7；这有助于衰减从-5 V电源到输出的直流偏移和/或信噪。
要继续这个设计会需要对CS做更准确的估算。OPA2690的Cm = 0.6，Cdiff = 0.9。这两项相加，再加上1 pF的布局寄生电容和DAC规格中的5 pF，得到总电容CS为7.5 pF。将这些值放入公式12可以解出RF CF = 4.14 ns。从这儿再算出极点位置可得到38.5 MHz，这会需要CF = 1.2 pF。接着可以得到G2 = 7.25。整个设计如图11所示。在公式5中放入OPA2690方案的实际GBW和CS值，可以得到预期的ω0 = 2π(39.65 MHz)。使用标准的二级低通滤波器方程式，从ω0和Q可以得到F-3dB = 44.05 MHz。
这个设计的一个重要检查方式是对实际的信噪增益做图，也就是使用此设计的实际值做出图10的波德图。图12显示出这些数据，其中相位信息也包含在内。在这儿我们真的看到我们所预期的：一个非零、低频信噪增益（> 1/V/V 或 0 dB）和一个进入的零值，接着是一个极点。这个配置形成了相位，以在交集点得到要求的相位边际（phase margin），进而能达到复杂的极点；即使为运算放大器开放回路增益模型做了单极的假设，也是能够成立。要让相位回降到交集点所需的特定值，这里的反馈极点是个关键。这儿的一个很重要的检查是，由运算放大器实际的更高级极点所造成的相位偏移增加，并未对这个设计的整体相位边际产生实质上的冲击。图12的做图计算出一个交集频率在51MHz，而总相位边际是57°。开放回路响应在51 MHz的相移是95°。这会得到相当接近本文简化分析所预估的封闭回路响应。
我们因假设运算放大器可以利用单极响应来加以模型化，所以能推导出公式12。在图12中，这意指放大器开放回路相位会停在-90°。实际做图显示更高级极点的效应；不过，因为信噪增益和开放回路响在相对较低的频率上交会，因此这些更高级的极点所产生的冲击是可以忽略的。在更高频率的应用或采用非单位增益稳定的放大器时，就会偏离理想性的假设更远。
图11其中一边的封闭回路响应如图13所示。在差动I/O的建置中，总增益事实上会是这个响应的两倍。
因为回路增益效应（公式4），低频增益会稍微低于20log(3.5kΩ)，其值为70.87 dB。在此处有比预设为0.2 dB稍大的峰值（实际峰值为0.6 dB），F-3dB=则很接近预设的44.05 MHz（43.9 MHz）。在10 MHz处，图中显示出小于0.1 dB的平行偏离。这些结果和预期的目标有相当好的关联性，这和在回路增益交集点（即信噪增益和开放回路增益的交集点）对开放回路相移所做的微幅增加有直接的关系。此电路能够很容易地得到14 VPP 的差动波形，并送到200 Ω的差动负载中，同时在通过10 MHz时还具有极佳的平坦性和相位线性。使用± 5 V的电源，OPA2690为DAC2932个别通路本身的29 mW低功耗增加110 mW的静态功耗。
范例2
在这个例子中，我们将调整原先的设计为+ 5 V的单电源操作。
在降低+ 5 V的操作中，OPA2690维持地很好。不过，它并不是轨对轨（rail-to-rail, RR）的输出设计，其输入对个别电源会需要约1.5 V的余量才能正确地操作。在没有负电源的情况下，共模控制会需要透过电阻接地，也就是输入共模无法再以理想的0 V设定来提供给DAC2932。DAC2932定义最大的兼容电压为0.8 V，不过，这个低电压值（相对于接地）会在OPA2932的输入范围之外。对于输入共模上的0.8 V电压来说，其最大限制是需要采用轨对轨的输出放大器，也就是在输入范围内具有负电源轨。在这个例子中，可以应用到OPA2355（一个CMOS RR输出）双路运算放大器。其增益带宽量为200 MHz，看起来有一点低，但其摆动速率为300V/μs，可以满足降低摆动的要求。特别地是，如果仍希望得到10 MHz的平坦带宽，而来自个别放大器的预期输出为4 VPP，那差动输出的最大信号摆动速率必须是126 V/μs，这远低于300 V/μs。我们会运用和范例1相同的设计步骤来看这个例子。
要让DAC2932的2 mA全幅电流得到4 VPP的输出值，并让个别OPA2355的输出集中于2.5 V的输出共模电压（这得到一个8 VPP 差动摆幅，而每个电源有0.5 V的余量），这情况下就需要RF = 2 kΩ。为了让直流信噪增益（G1）尽量维持在很低的值，预定的输入共模电压必须愈高愈好。由于OPA2355可以在输入端改为接地，最大的极限会由DAC2932 +0.8 V规格所设定。使用公式2来解RB可得到432Ω；这会得到相当高的G1，即1+2000/432 = 5.6 V/V。
接着，则需要得到反相节点上的总合电容。CS = 9 pF（DAC2932电容为5 pF + 布局电容为1 pF + 共模电容为3 pF + 差动OPA2355输入电容）。表1总结这个解决方案并计算得到的响应。
其中反馈极点相当高似乎并不寻常，但从回路增益图中可以看出为何会如此。图14显示所得到的信噪增益和相位，以及OPA2355的开放回路增益和相位。
在这儿，更高的起始信噪增益（G1）会让Z1超出49 MHz，这会在交集点得到需要的相位领先（约24.6 MHz），以在回路增益交集点得到约58°的相位边际。这个效应本身适合用来达到要求的二级响应；在反馈中更高频的极点已不是这个设计中很重要的部分。在这个解决方案中，共模电平位移电阻实际上提供了所需的回路特性（以及在反相节点上的9 pF电容值），因而不再需要加入反馈电容器。图15显示出完整的电路（其反相节点的电容并未明确的展示出来，但必须说明），图16则是使用Pspice模型来显示出此电路其中一边的仿真频率响应，此模型可在TI的网站取得（http://www.ti.com）。
这图中显示了比预期更大的峰值，这是因为在宏观模型中，其交集点有比图14中所预期大上许多的开放回路相移。在这些例子中，通过10 MHz的平坦性是可以接受的，而封闭回路的带宽也可以满足设定的设计目标。对增加的峰值来说，如果实际的设计显示出不可接受的脉冲响应过冲和振铃现象，后置型滤波器会是可接受的解决方案。
结论
当我们需要做出一个具有直流耦合差动输出接口的宽带DAC设计时，可以从双路运算放大器或FDA式的差动转阻设计中得到好处。这个设计的要领在于仔细地控制输入和输出共模操作电压，以维持DAC和放大器的线性操作。一个可行的途径是将一个直流共模电平位移电流加到反相节点之上，以为运算放大器解决方案分别控制输出共模电压，或为FDA解决方案分别控制输入共模电压。当这些电阻设定好对共模电压的控制后，而且反相节点的总合电容已知，目标增益（RF）和二级响应Q也设定好了，一个针对反馈极点位置的封闭型解决方案就可以用来设定CF。
这里所提出的简化分析忽略了放大器在更高频极点的相位效应，但它在大范围内仍能符合设计目标，并得到合用的结果。一个很重要的动作是检查此设计的模拟表现，以验证其稳定性。超出预期的峰值响应可以透过微幅增加这儿所导出的CF值来加以补偿。此设计途径也可以被应用到单端转阻接口，这些接口只用到一边的DAC输出信号。当需要一个直流耦合差动转单端的设计时，一个单路运算放大器已被用于许多的来源中。
